IoT AGLYAN Hands-on September 2020 インテル® FPGA とそのテクノロジーのご紹介 インテル株式会社 プログラマブル・ソリューションズ事業本部 川井 博斗

2 IoT ALGYAN FPGA Hands-on Sep. 20th 2020 法律的な免責条項 インテル® テクノロジーの機能と利点はシステム構成によって異なり、対応するハードウェアやソフトウェア、またはサービスの有効化が必要となる場合があります。実際の性能はシステム構成 によって異なります。絶対的なセキュリティーを提供できるコンピューター・システムはありません。詳細については、各システムメーカーまたは販売店にお問い合わせいただくか、 http://www.intel.co.jp/ を参照してください。 インテルの業務に必要な物品およびサービスの予測は、説明のみを目的としています。インテルは、本資料で公開されている予測に関連するいかなる購入に対しても一切責任を負いません。 本資料に掲載されている情報は、現状のまま提供されます。本資料は、明示されているか否かにかかわらず、また禁反言によるとよらずにかかわらず、いかなる知的財産権のライセンスも許諾 するものではありません。インテルはいかなる責任も負うものではなく、また本資料に関する明示または黙示の保証 (特定目的への適合性、商品適格性、あらゆる特許権、著作権、その他知的財 産権の非侵害性への保証を含む) に関してもいかなる責任も負いません。 Intel、インテル、Intel ロゴ、Intel Inside、Intel Inside ロゴ、Intel Atom、Intel Core、Movidius、Iris、Nervana、OpenVINO、Xeon、Arria、Cyclone、MAX、Quartus、Stratix は、アメリカ合 衆国および / またはその他の国における Intel Corporation またはその子会社の商標です。 * その他の社名、製品名などは、一般に各社の表示、商標または登録商標です。 © Intel Corporation

3 IoT ALGYAN FPGA Hands-on Sep. 20th 2020 Field Programｍable Gate Array 回路を書き換えることができる半導体デバイス New！ デバイスを搭載した最終製品を出荷した後であっても「現場 (Field)」でプログラムを 書き換えることができます。 新しい規格に適応したり、特定の用途向けにハードウェアを再構築することができます。

4 IoT ALGYAN FPGA Hands-on Sep. 20th 2020 Terasic Cyclone® V SoC Starter Kit (DE10-Nano) DE10-Nano Kit は Arm*プロセッサー内蔵の Cyclone® V SoC に加速度センサー、AD コンバーター、 HDMI 端子、各種 I/F を搭載したコンパクトで安価な開発キットです § Cyclone® V SoC: Cyclone® V SE – 800MHz デュアルコア Arm* Cortex*-A9 プロセッサー – 110K LEと5570 K ビットの内蔵メモリー § 1GB DDR3 SDRAM; 32ビット データバス § HDMI TX (DVI 1.0とHDCP v1.4 互換) § 2個の 40ピン拡張ヘッダー § Arduino*シールドと接続可能な Arduino* 拡張ヘッダー (Uno R3 互換) § 1個の10ピン アナログ入力拡張ヘッダー (Arduino* アナログ入力と共有) § A/D コンバーター、1 ギガビット ・イーサネット PHY （RJ45 コネクター付属） § USB OTG ポート、USB マイクロ-AB コネクター、Micro SD カード・ソケット § 加速度計 (I2C インターフェイス + 割り込み)

5 IoT ALGYAN FPGA Hands-on Sep. 20th 2020 DE10-Nano Development Kit のブロック図 ハード・プロセッサー・システム (HPS) と FPGA の２つに分けられる

6 IoT ALGYAN FPGA Hands-on Sep. 20th 2020 FPGA FPGA デザイン開発 • 開発のためのソフトフェアとして２つのソフトウェアをダウンロード インテル® Quartus® Prime 開発ソフトウェア v18.1 ライト・エディション インテル® SoC FPGA エンベデッド開発スイート (SoC EDS) v18.1 スタンダード・エディション HPS LED SD カード 加速度 SDRAM イーサネット デュアルコア Arm* CPU スイッチ ボタン X Windoｗ用 フレームバッ ファー バス・インターフェイス USB バス・インターフェイス 追加 クリップ スケーリング 映像ミキサー カメラ用フレー ムバッファー Camera GPIO

7 IoT ALGYAN FPGA Hands-on Sep. 20th 2020 SoC FPGA のデバイスツリー • SoC FPGA のデバイスツリーは HPS 部分と FPGA 部分を持つ HPS 部分: デバイスは固定的 FPGA 部分: FPGA デザインを変えることでデバイスは自由に配置可能 • デバイスツリーは起動時に読み込まれる FPGA のデザイン変更するならデバイスツリーを変えて起動し直す必要がある ボードAのデバイスツリー ベースアドレス 割り込み番号 USB デバイス ツリー定義 部 ベースアドレス 割り込み番号 イーサネッ ト デバイス ツリー定義 部 ベースアドレス ディスプレ イ デバイス ツリー定義 部 SoC FPGA のデバイスツリー HPS 側デバイスツリー ベースアドレス 割り込み番号 イーサネッ ト デバイス ツリー定義 部 ベースアドレス SD カード デバイス ツリー定義 部 FPGA 側デバイスツリー ベースアドレス LED 定義部 ベースアドレス SW 定義部 ベースアドレス ディスプレ イ デバイス ツリー定義 部

8 IoT ALGYAN FPGA Hands-on Sep. 20th 2020 デバイスツリー・オーバーレイ • デバイスツリー・オーバーレイとは カーネル起動後でもデバイスツリーを書き換えることができる仕組み FPGA デザインの書き換えに応じ、デバイスドライバーの削除・登録が可能 • fpga-region ドライバー fpga-region をオーバーレイすることで FPGA を書き換えることが可能 FPGA イメージ中のデバイス定義は fpga-region の子ノードとして定義しておく 起動時に FPGA の デバイスツリーも定義 § 起動時に読み込む デバイスツリー § オーバーレイ用デバイスツリー HPS 側デバイス ツリー定義 FPGA 側デバイス ツリー定義 HPS 側デバイス ツリー定義 fpga-region を定義 FPGA イメージ１側 デバイスツリー定義 FPGA イメージ1 FPGA イメージ2側デ バイスツリー定義 FPGA イメージ2

9