Slide 6
Slide 6 text
ダメでした
クロックとか
トップモジュール
Ethernet
RGMII PHY 接
続ピン
hps_io
(CPU 部の
ポート定義)
ここは Cyclone V SoC においては
HPS に接続固定
Arria 10 SoC などでは可能と思われる
Shared Pin Multiplexer に接続されており、
HPS への接続と FPGA 部への接続を
バンク単位で切り替え出来る
参考:
Intel Arria 10 Hard Processor System Technical Reference Manual
26章 Hard Processor System I/O Pin Multiplexing