RTLを語る会(16)あいさつ

by tethys_seesaa

Slide 1

Slide 1 text

RTLを語る会(16) ～Vitis友の会～ #talkrtl

Slide 2

Slide 2 text

RTLを語る会とは • 年に1回程度人が集まってできればいいなと思うゆるふわな交流会 • 内容はVHDL/Veirlog HDL/SystemVerilog/HLS/ASIC/FPGA 等 • 第9回(2015/06/27)からこのスタイル • それまでは飲み会でした

Slide 3

Slide 3 text

RTLを語る会、今回の内容とその背景 • RTLをグダッて語る会(2019/09/21) • https://twipla.jp/events/402721 • 参加した人から快諾()をいただいた

Slide 4

Slide 4 text

今回の発表キーワード FPGA Real Number Modeling RISC-V Rust HLS SystemVerilog

Slide 5

Slide 5 text

発表者の方々、もしよろしければ... •こちらに資料を投稿して下さい！ • https://talkrtl.connpass.com/event/149523/presentation/

Slide 6

Slide 6 text

最後に •今日はスペースをお貸しいただいた •コワーキングスペース茅場町さん •誠にありがとうございました！ •参加していただいた皆さん •また来て下さいね。

Slide 7

Slide 7 text

ついでに

Slide 8

Slide 8 text

自己紹介 • @tethys_seesaa • 「てて」とか「ててす」とか呼ばています。 • 40代のエンジニア。 • AI関係のサービス会社に勤めています • ハードウェア担当 • 久しぶりにSystemVerilog UVMと格闘する日々 • プライベート( ) • 今のところ世に出せる成果物なし…