Slide 41
Slide 41 text
автор tg: @PyotrAndreev
41
CPU
SMT/Hyper-Threading in core
1 core – many logical cores.
Each logical has independent:
● счётчики команд, физ.регистры
но общие:
● исполнительные блоки, кэши, буферы
Площадь кристалла ограничена: -дублирование и межъядерная
инфра
энергопотребление/выделение тепла в рамках
logical cores is 10–40% compute power:
● L2/L3-miss, TLB-miss, mispredict, …
Оба лог.ядра конкурируют за общие ресурсы.
два аппаратных контекста и общий исполнительный тракт
SMT
● прячет латентности
● физически реализованная многопоточность внутри одного ядра
logic core
SP: указатель стека
IP: счётчик команд
GPR, флаги/статус,
контекст
предсказателя, …
core
logic core
SP: указатель стека
IP: счётчик команд
GPR, флаги/статус,
контекст
предсказателя, …
scheduler, branch predictor,
TLB, блоки исполнения, кэши,
шины, частота, термобюджет,
Load/Store Unit, SIMD*
cache-miss