Tema_1_introduccion_asics.pdf

Transcript

1. Tema 1 Introducción a los ASICs José Antonio Herrera Camacho Curso 2011-2012
2. 2 Conceptos  Core: es el núcleo del circuito integrado (CI).  Pad: zona del CI destinada para conectarlo con los terminales externos (pines).  Pin: terminal del encapsulado.  Floorplanning: arquitectura del core del CI.  Lay-out: motivos geométricos que definen el floorplanning y los pads.  Oblea (Wafer): soporte de silicio donde se fabrican los CIs.  Dado (Die): dado de silicio que contiene un CI.  Tecnología (µm, nm): longitud del tamaño del canal de un transistor MOST.
3. 3 Conceptos Pads Core Pines Oblea Dado
4. 4 Ley de Moore  En 1965, el cofundador de Intel, Gordon Moore, predijo que el número de transistores en los CIs se doblaría cada dos años, aproximadamente. Hasta la fecha esta predicción se ha hecho realidad.  Esto se consigue disminuyendo el tamaño de los transistores utilizando los avances que van surgiendo en la tecnología del silicio.  Hasta el día de hoy, Intel lidera la industria de los microprocesadores.  Red de fabricas de silicio a lo largo del mundo con 7 fábricas que producen obleas de 300 mm y CPUs con tecnología de 32 nm.  Producción en 22 nm para el año 2011.
5. 5 Ley de Moore Fuente de información: http://www.intel.com/about/companyinfo/museum/exhibits/moore.htm
6. 6 Ley de Moore  Tecnologías avanzadas son aplicadas al silicio para mejorar su rendimiento. Fin del escalado tradicional (año 2003).  “Silicio tensado” (strained silicon) uniaxial del drenador y surtidor de los transistores PMOS. Fabricados con SiGe. Mejora la movilidad de los portadores.  Aislante de puerta fabricado con materiales con alta “k” (k = cte. dielétrica) para reducir las corrientes de fugas y seguir reduciendo el espesor del diélectrico. Material basado en hafnio (Hf).  Puerta de metal para eliminar problemas por el polisilicio y el dieléctrico de alta k: deplexión del polisilicio, tensión umbral y baja movilidad.
7. 7 Comparación de tamaño entre un grano de sal y un C.I. Ley de Moore  La puerta de metal y el dieléctrico de alto k (basado en hafnio) representan el mayor avance en las tecnologías del transistor desde finales de los años 60.  Intel es la única compañía con esta tecnología en producción (empezó en 2007).
8. ASIC Circuitos Integrados de Aplicaciones Especificas
9. 9 Concepto de ASIC  CI de producción estándar  Productos Básicos  Funciones Analógicas (OA)  Funciones Digitales (propósito general)  CI diseñados para hacer algo concreto  ASIC (Application Specific IC)  Pequeña tirada  Microprocesadores  estándar  Chips programables por el usuario  estándar  PLD  PLA  FPGA  Aunque tienen similitudes con los ASICs
10. 10 Definición de ASIC (I)  Un ASIC se realiza por iniciativa de una empresa y para su propio uso.  La empresa corre con los gastos de su diseño y fabricación.  El circuito realiza exactamente las funciones que esa empresa necesita para su aplicación.  El fabricante de circuitos integrados (foundry) sólo puede vendérselo a la empresa que se lo encargo.  Si se encuentra en un “Databook” probablemente no es un ASIC.  Es el CI que una empresa pequeña pide desconsolada- mente a una empresa grande que se lo fabrique.
11. 11 Definición de ASIC (II)  No son ASICs  Memorias  Microprocesadores  SSI, MSI, LSI  Si son ASICs  CI que hace que un osito hable  CI para un satélite  CI que hace de interfaz entre una memoria una CPU de una workstation  Contraejemplo  Un chip controlador para un PC o para un módem  Vendido por varios  Application-Specific Standard Products (ASSP)
12. 12 Tipos de CI CI silicio CI estándar ASIC CI función fija µP, µC CI prog. y reconfig. Con bloques funcionales Con elementos simples ASIC estructurados
13. 13 Tipos de ASICs  Por función  Digitales (CMOS, AsGa)  Analógicos (CMOS, BiCMOS, bipolar)  Por filosofía de diseño  Semi-custom  Librerías (componentes “virtuales”)  Diseño rápido y con costes menores que el full-custom  Full-custom  No hay librerías  Mayor coste de tiempo y dinero  Difícil de realizar
14. 14 Tipos de ASICs  Por su arquitectura  Full-custom  Standard Cells  Gate Array  Sea of Gates  ASICs estructurados  Dispositivos Lógicos Programables Standard Cell Gate Array Sea of Gate Dispositivos Lógicos Programables Full Custom
15. 15 Gate Array (GA)  Características  Transistores predefinidos en la oblea  Transistores agrupados en células base  Célula replicada por todo el array  Células agrupadas por filas.  Espacio entre filas es fijo. Canal de Rutado o Conexionado.  El lay-out es el mismo para todas las células.  Sólo las conexiones (metal) están definidas por el diseñador. Hay dos tipos de conexiones:  Emplazamiento: Conexiones dentro de la célula base  Conexionado: unión entre células  El rutado de las conexiones se realiza entre el canal.  Tiempo de fabricación: de 2 días a 2 semanas.
16. 16 Sea of Gate (SOG)  Características:  Todo el área de silicio lleno de células (como en GA)  No existe canal de rutado  Conexionado se realiza por encima de las células no utilizadas.  Metal no hace contacto  Porcentaje de utilización de células es < 50 %  Rutado es más flexible  Tiempo de fabricación: de 2 días a 2 semanas.
17. 17 GA y SOG  En común tienen:  Floorplanning definido  Cada fabricante tiene sus propias células básicas  El diseñador no tiene por qué conocer todos los detalles de la arquitectura  El CAD se encarga de conocer estos detalles.  El CAD realiza el emplazamiento y conexionado.
18. 18 Standard Cells  Introducción  Posee biblioteca de células básicas  El diseñador necesita  Modelo de simulación (circuito caracterizado)  Ubicación de E/S  Medidas del contorno  Reglas de diseño  Niveles de metal  Anchura de pistas, …  Las usaremos en el laboratorio
19. 19 Standard Cells  Características  Células pegadas formando filas  Una dimensión es fija  Líneas de metal para alimentación horizontales  Canal de rutado (caso de existir)  Anchura variable  Feedthrough para conexión entre filas  Floorplanning no definido  Para diseño hay un nuevo conjunto de máscaras  No permiten multiproject  Diseñador hace el place & route  Pads en la periferia de CI  Tiempo de fabricación: 8 semanas
20. 20 Standard Cells  Circuitos casi cuadrados  Pad limited  Core limited
21. 21 Standard Cells  Con canal de rutado  Sin canal de rutado
22. 22 ASICs estructurados  Es una solución intermedia entre ASICs y FPGAs.  Los bloques que realizan la lógica son como los que hay en las FPGAs pero carecen de conexionado configurable, siendo éste fijo y definido por el diseñador.  Características en relación con las FPGAs:  Más grandes  Más rápidos  Menor consumo  No reprogramables  Costes fijos más altos que en FPGAs pero menores que en ASICs (> 10%)  Los costes por unidad son más bajos que en FPGAs pero más altos que en ASICs.
23. 23 ASICs estructurados
24. 24 ¿Por qué ASICs?  Ventajas:  Reduce coste de sistemas electrónicos digitales (componentes y ensamblaje)  PCBs más pequeños y sencillos  Mejor rendimiento (área y frecuencia)  Menor consumo de potencia  Mejor fiabilidad  Mejor protección contra copia  Más funcionalidades sin coste adicional  Más robustos
25. 25 ¿Por qué ASICs?  Desventajas:  Nº relativamente pequeño de piezas producidas  Coste de desarrollo más alto  Costes fijos más altos (NRE, non recurring engineering cost)  Tiempo de desarrollo más largo  Más costoso en tiempo y dinero si se realizan cambios  Se depende de un solo fabricante Alta importancia del coste del diseño
26. 26 ¿Por qué ASICs?  Económico (rentable). Baja los costes del diseño  Menos reparaciones en producción  Menos costes de compra y almacenamiento  Desarrollo de potentes herramientas CAD  Avances en los procesos de fabricación  Multiprojects  Varias arquitecturas disponibles
27. 27 Decisiones  Decisiones para hacer un ASIC  Escoger la tecnología adecuada.  Compromiso entre el coste de desarrollo y el precio de cada unidad  Escoger un fabricante de ASICs fiable.  La tecnología escogida debe estar disponible durante el tiempo de vida del producto, sino hay que tener en cuenta una futura inversión para cambiar a una tecnología nueva.  Tener un ciclo de diseño seguro. Alto coste de un error.  El coste típico del flujo de desarrollo de un ASIC será inicialmente más alto pero se compensa con una producción libre de fallos (análisis para los peores casos).
28. 28 Complejidad de los ASICs  CI digitales  Una puerta tiene una contribución global al diseño  Nº de puertas equivalentes  Para el usuario es un bloque pero no para el diseñador  CI analógicos  Menos transistores  Precisión en voltajes  Más fáciles de entender  Diferentes problemas que CI digitales
29. 29 Evolución de los ASICs  Procesos tecnológicos  Reducción del tamaño de los transistores  Transistores más rápidos  Mayor densidad de transistores  menor coste por transistor  Aumento del tamaño de la oblea  Mayor número de CIs por oblea fabricada  Actualmente son de 300 mm de diámetro
30. 30 Problemas en diseño de ASICs  Funciones cada vez más específicas  Menos demanda o producción  Diseño eficiente y rápido  Reducir tiempos (tal vez lo más importante)  Precisión (sin errores)  Evaluabilidad  Optimización  Un buen diseño debe:  Funcionar correctamente a la primera  Velocidad y potencia  Testeable exhaustiva y rápidamente  Aprovechar la tecnología del silicio  reducir tamaño
31. 31 Bibliografía  Neil H. E. Weste & Kamran Eshraghian. Principles of CMOS VLSI design. A System Perspective. Second Edition. Addison-Wesley, 1993.  Morant, Martin J. Diseño y Tecnología de Circuitos Integrados. Addison-Wesley, 1994.  Michael John Sebastian Smith. Application-Specific Integrated Circuits (ASICs ... the book). Addison-Wesley Publishing Company. VLSI Design Series.  http://www.edacafe.com/books/ASIC/ASICs.php  Deschamps, Jean-Pierre.Diseño de circuitos integrados de aplicación específica ASIC. Paraninfo, 1994.
32. 32 Vídeos  45nm...What Does It Mean?  http://www.youtube.com/watch?v=w6HMm-cBxp0&feature=relmfu  Moore's Law Got Me!  http://www.youtube.com/watch?v=orxCoh6yO50&feature=relmfu  Getting Even Smaller With 32nm  http://www.youtube.com/watch?v=k-dLeABSSd4&feature=relmfu