Introdução a FPGA na prática

Transcript

1. Introdução a FPGA na prática Introdução a FPGA na prática Tiago A. Martins Tiago A. Martins tiagoammartins@gmail.com tiagoammartins@gmail.com São Carlos - 2017 1 . 1
2. Agradecimentos 1 . 2
3. Projetos utilizando FPGA 2 . 1
4. Galaga Código 2 . 2
5. Papilio 2 . 3
6. História 3 . 1
7. Lógica programável Programmable Read-Only Memory Programmable Logic Array Programmable Array Logic Generic Array Logic Complex Programmable Logic Device Field Programmable Gate Array 3 . 2
8. Programmable Read-Only Memory (PROM) Apenas leitura Programação através da queima de fusiveis. 3 . 3
9. Programmable Logic Array (PLA) Portas AND e OR fixas Ambos os planos programáveis 3 . 4
10. Programmable Array Logic (PAL) Portas AND e OR fixas Plano AND programável 3 . 5
11. Generic Array Logic (GAL) Portas AND e OR fixas Plano AND programável por EEPROM 3 . 6
12. Complex Programmable Logic Device (CPLD) Conjunto de macro-células Matriz de interconexão 3 . 7
13. Field Programmable Gate Array (FPGA) LUT: Lookup Table Matriz de interconexão 3 . 8
14. Field Programmable Gate Array (FPGA) Lookup table 3 . 9
15. Lógica digital 4 . 1
16. Buffer F = A VHDL: INPUT OUTPUT A F 0 0 1 1 F <= A; 4 . 2
17. NOT F = A VHDL: INPUT OUTPUT A F 0 1 1 0 F <= not A; 4 . 3
18. AND F = A • B VHDL: INPUT OUTPUT A B F 0 0 0 0 1 0 1 0 0 1 1 1 F <= A and B; 4 . 4
19. OR F = A + B VHDL: INPUT OUTPUT A B F 0 0 0 0 1 1 1 0 1 1 1 1 F <= A or B; 4 . 5
20. XOR F = A ⊕ B VHDL: INPUT OUTPUT A B F 0 0 0 0 1 1 1 0 1 1 1 0 F <= A xor B; 4 . 6
21. NAND F = A • B VHDL: INPUT OUTPUT A B F 0 0 1 0 1 1 1 0 1 1 1 0 F <= A nand B; 4 . 7
22. NOR F = A + B VHDL: INPUT OUTPUT A B F 0 0 1 0 1 0 1 0 0 1 1 0 F <= A nor B; 4 . 8
23. XNOR F = A ⊕ B VHDL: INPUT OUTPUT A B F 0 0 1 0 1 0 1 0 0 1 1 1 F <= A xnor B; 4 . 9
24. Elementos de lógica digital 5 . 1
25. Flip-flop tipo D Clock D Qnext Rising edge 0 0 Rising edge 1 1 Non-Rising X Q 5 . 2
26. Flip-flop tipo D Estrutura interna 5 . 3
27. Inputs Outputs A B C S 0 0 0 0 1 0 0 1 0 1 0 1 1 1 1 0 Meio somador S <= A xor B; C <= A and B; 5 . 4
28. Somador Completo Inputs Outputs A B Cin Cout S 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 0 1 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1 5 . 5
29. Somador Completo VHDL: Sh <= A xor B; S <= Sh xor Cin; C <= (Sh and Cin) or (A and B); 5 . 6
30. Linguagem de descrição de Hardware 6 . 1
31. VHDL VHSIC (Very High Speed Integrated Circuit) Hardware Description Language 1980/1981 U.S. Department of Defense (DOD) 1983 IBM, Texas Instruments e Intermetrics O DOD determinou que todos os circuitos eletrônicos digitais deveriam ser descritos em VHDL F22 foi desenvolvido usando VHDL (7 FPGA e 1 ASIC) Padrão IEEE em 1987, revisado em 1993, 2008. 6 . 2
32. VHDL - Estrutura Entity Entradas e saídas Architecture Funcionamento do bloco Suporte a multiplas arquiteturas Configuration Seleção da arquitetura Package Declarações comuns a multiplas unidades 6 . 3
33. VHDL - Entidade entity black_box is port ( A : in std_logic; B : in std_logic; Z : out std_logic ); end entity black_box; 6 . 4
34. VHDL - Entradas e Saídas IN Conecta-se a OUT ou INOUT OUT Conecta-se a IN ou INOUT INOUT Conecta-se a IN ou OUT ou INOUT BUFFER Conecta-se somente a buffer 6 . 5
35. VHDL - Tipos library ieee; use ieee.std_logic_1164.all; bit ('0', '1') bit_vector(0 to 7) ('0', '1') boolean (true, false) integer (-231, 231-1) std_logic ('0', '1', 'X', 'Z', 'U', 'W', 'L', 'H', '-') std_logic_vector(15 downto 0) ('0', '1', 'X', 'Z', 'U', 'W', 'L', 'H', '-') 6 . 6
36. VHDL - std_logic 'U' - não inicializado 'Z' - alta impedância 'X' - não conhecido '0' - valor lógico 0 '1' - valor lógico 1 'W' - signal fraco não conhecido 'L' - signal fraco tendendo a 0 'H' - signal fraco tendendo a 1 '-' - não interessa 6 . 7
37. VHDL - Arquitetura Structural Portas e fios Register Transfer Level (RTL) Abstração em nível de registradores Descrição em circuitos combinacionais e síncronos Behavioral Descreve o comportamento e não as portas lógicas 6 . 8
38. VHDL - Arquitetura architecture data_flow of black_box is signal x : std_logic; -- Não utilizado nesse exemplo begin Z <= A nand B; end architecture data_flow; 6 . 9
39. VHDL - Tipos para operações aritméticas use ieee.numeric_std.all; unsigned(0 to 15) ('0', '1', 'X', 'Z', 'U', 'W', 'L', 'H', '-') signed(31 downto 0) ('0', '1', 'X', 'Z', 'U', 'W', 'L', 'H', '-') 6 . 10
40. VHDL - Somador completo library ieee; use ieee.std_logic_1164.all; entity fulladder is port ( x : in std_logic; y : in std_logic; c_in : in std_logic; s : out std_logic; c_out : out std_logic ); end entity fulladder; architecture rtl of fulladder is begin s <= x xor y xor c_in; c_out <= (x and y) or (c_in and x) or (c_in and y); end architecture rtl; 6 . 11
41. VHDL - Flip-Flop library ieee; use ieee.std_logic_1164.all; entity flip_flop is port ( clk : in std_logic; rst : in std_logic; d : in std_logic; q : out std_logic ); end entity flip_flop; architecture rtl of flip_flop is begin process (rst, clk) begin if rst = '1' then q <= '0'; elsif rising_edge(clk) then q <= d; end if; end process; end architecture rtl; 6 . 12
42. Utilizando o Quartus 7 . 1
43. Criando lógica 8 . 1
44. Somador multiplos bits 8 . 2
45. VHDL - Somador library ieee; use ieee.std_logic_1164.all; use ieee.numeric_std.all; entity adder_4_bit is port ( a : in std_logic_vector(3 downto 0); b : in std_logic_vector(3 downto 0); s : out std_logic_vector(3 downto 0); c_out : out std_logic ); end entity adder_4_bit; architecture rtl of adder_4_bit is signal arg_a : unsigned(3 downto 0); signal arg_b : unsigned(3 downto 0); signal sum : unsigned(4 downto 0); begin arg_a <= '0' & unsigned(a); arg_b <= '0' & unsigned(b); sum <= arg_a + arg_b; s <= std_logic_vector(sum(3 downto 0)); c_out <= sum(4); end architecture rtl; 8 . 3
46. VHDL - Contador library ieee; use ieee.std_logic_1164.all; use ieee.numeric_std.all; entity counter_8 is port ( clk : in std_logic; rst : in std_logic; count : out std_logic_vector(7 downto 0) ); end entity counter_8; architecture rtl of counter_8 is signal counter : unsigned(7 downto 0); begin process (rst, clk) begin if rst = '1' then counter <= (others => '0'); elsif rising_edge(clk) then counter <= counter + 1; end if; end process; count <= std_logic_vector(counter); end architecture rtl; 8 . 4
47. Dúvidas? 9
48. Obrigado! 10