[論文紹介] Chip Placement with Deep Reinforcement Learning

PDFファイルをダウンロードすると，スライド内のリンクを見ることができます．

1. ・チップの各コンポーネントを構成要素のグラフとして表現し，こ のグラフを効率的にチップのキャンバス上に配置する方策ネット ワークを訓練する． ・従来のチップ配置では多くが人間の専門家の介入を必要としてい た． ・提案した学習ベース手法では経験を積むことで性能が向上し，新 しいチップ配置を高速に生成できる． ・チップ配置を強化学習問題として扱う新たなアプローチを提案． ・提案手法では過去のチップ配置経験から学習し，未知のチップブ ロックに対して最適化された配置を高速に生成する能力があること を示した． どんなもの？ 先行研究と比べて何がすごい？ 技術の手法や肝は？ どうやって有効だと検証した？ ・実際のAIアクセラレータチップ（Google TPUなど）に対して提案 手法を用いてチップ配置を行い，既存のベースライン（人間の専門 家の配置や他の自動配置ツール）と比較することで検証した． ・配置後のPPA（パワー，パフォーマンス，面積）の最適化を評価し た． Chip Placement with Deep Reinforcement Learning (arXiv 2020) Azalia Mirhoseini et al., Google Research. https://arxiv.org/abs/2004.10746 2024/04/28 論文を表す画像 被引用数：224 1/7
2. ❖ 強化学習エージェントがマクロを一つずつ配置する様子を示す ❖ すべてのマクロ配置後，部品は力学的方法（力指向メソッド）を用い て配置される ➢ 力指向メソッド：互いに関連する部品は近くに配置され，関係のない部品 は離れた場所に配置されるようにすること ❖ 報酬はワイヤ長と輻輳の組み合わせで計算され，エージェントが次の イテレーションでそのパラメータを最適化するために使用する ➢ ワイヤ長：チップの上で部品をつなぐワイヤの長さを推測する方法 ➢ 輻輳：あるエリア内に多くのワイヤが集中してしまう状態 提案手法 2/7
3. ❖ 電子回路の構成要素 (ネットリスト) をGNNで処理 ❖ エッジ埋め込みの処理 ➢ ネットリスト内の異なるコンポーネント間の接続の強さや特性を表現 ❖ マクロ埋め込みの処理 ➢ マクロ（大きな回路要素）の特性をベクトル形式で表現 ❖ 方策ネットワークによる処理 ➢ ネットリストの情報を基に，各マクロの配置における「行動」を選択する 提案手法 3/7
4. ❖ CPUのチップ配置結果を視覚化したもの ➢ 左：事前学習済みの方策ネットワークによるゼロショット配置 ➢ 右：ファインチューニング後の方策ネットワークによる配置 ❖ ファインチューニング後の結果は配置が綺麗に揃っている 実験結果 4/7
5. ❖ 強化学習とSA (焼きなまし法) によるサンプル効率の比較 ❖ ワイヤ長 (Wirelength) と輻輳 (Congestion)は低い方が良い ❖ 強化学習を使用した提案手法がSAと比較して最適な配置をしていると 解釈できる 実験結果 5/7
6. ❖ 強化学習を使用したチップ配置の最適化手法を提案した ❖ SA (焼きなまし法) と比較して最適配置を達成した まとめ 6/7
7. ❖ チップにおける最適配置問題を強化学習で解こうとするアイデアが面 白かった ❖ 報酬設計の部分や実装コードがどのようになっているのか理解したい 感想 7/7