OSS Silicon EDA #1

Transcript

1. svlintとVerylの オープンソース開発 PEZY Computing 初田 直也
2. 自己紹介  名前：初田 直也  dalance @ GitHub  所属：PEZY Computing  スーパーコンピュータ向けのプロセッサLSIの設計  仕事： ASIC frontend engineer  アーキテクチャ設計  SystemVerilogによるRTL実装  論理合成・面積/速度/電力の最適化
3. OSS活動  GitHub  期間 ：11年（2013/05～）  リポジトリ ：149（フォーク含む）  プルリクエスト ：381  コントリビュータを得られたもの  procs  Rust製のpsコマンド代替ツール  svlint  SystemVerilogリンター  Veryl  新しいハードウェア記述言語
4. svlint  SystemVerilogリンター  https://github.com/dalance/svlint  SystemVerilogのコードを解析して問題点を指摘するツール  会社のCI環境でライセンスを気にせず使うために開発  開発期間：約4.5年（2019/10～）
5. svlintのコントリビュータ  トップコントリビュータは自分ではない  DaveMcEwanさん  コントリビューションの内容  ルール追加  ドキュメント  自分はVeryl開発に移ったのでメンテはほぼおまかせ
6. Veryl  SystemVerilogに代わる新しいハードウェア記述言語  https://github.com/veryl-lang/veryl  特徴  合成可能RTLに最適化した構文  SystemVerilogとの相互運用性  生産性を高めるツール  会社でのRTL設計効率を上げるために開発  開発期間：約1.5年（2022/12～）
7. Verylのコントリビュータ  複数の方から少しづつコントリビューションあり  コントリビューションの内容  言語機能追加  バグ修正  自分は大きな言語機能追加に集中  細かい機能追加やバグ修正は誰かやってくれるだろう
8. 外部コントリビュータを得るために  最低限必要そうなこと  英語で書く  宣伝する
9. 英語で書く  英語で書かないと見れるユーザが減る  特にEDA業界は人が少ないので…  英語で書くもの  README.md  Issue/Pull Request  ドキュメント  多少変でも読めればよい  修正PRもらえるかも  Google翻訳やChatGPTの活用もあり
10. 宣伝する  自分で宣伝しないと広まらない  英語圏で宣伝する  Reddit  いろいろなsubredditに書き込み  連投することにならないよう順番に  Rust/FPGA/chipdesign/ECE  Hacker News  まだ自分で書いたことはない  他の人が紹介してくれてバズる  コメント返信はやっている  トップページ入りすると200-400stars/day くらいいく Redditで宣伝 LinkedInで宣伝（by石谷さん） Hacker Newsトップページ入り
11. まとめ  自作のEDA OSS  svlint ：SystemVerilogリンター  Veryl ：新しいハードウェア記述言語  外部コントリビュータを得るために  英語で書く  宣伝する