6.4 プロセッサ・コア・アーキテクチャ (PROCESSOR CORE ARCHITECTURE) 3/4
表6.2 いくつかのSMP プロセッサの特徴
プロセッサ クロック
周波数
キャッシュ
(コアあたり)
ILP (コアごと) チップあたりコ
ア数
プロセスと
ダイのサイズ
消費電力
(W)
AMD
Opteron6380
2.5 GHz
(3.4 GHz
turbo)
L1I: 32 KB
L1D: 16 KB
L2: 1 MB
L3: 16 MB (total)
4 FPops/cycle
4 intops/cycle
16 32 nm,
316 mm²
115
IBM
Power8
3.126 GHz
(3.625 GHz
turbo)
L1I: 64 KB
L1D: 32 KB
L2: 512 KB
L3: 8 MB
L4: 64MB (total)
16 FPops/cycle 12 22 nm,
650 mm²
190/247
(turbo時)
Intel
Xeon
E7-8894V4
2.4 GHz
(3.4 GHz
turbo)
L1I: 32 KB
L1D: 32 KB
L2: 256 KB
L3: 60 MB (total)
16 Pops/cycle 24 14 nm, 165
L1I = L1 Instruction cache、L1D = L1 Data cache