Upgrade to Pro
— share decks privately, control downloads, hide ads and more …
Speaker Deck
Features
Speaker Deck
PRO
Sign in
Sign up for free
Search
Search
Adrien Thierry - Reconfiguration Partielle dynamique des FPGA pour les Applications Spatiales
Search
SCEE Team
July 02, 2015
Research
0
110
Adrien Thierry - Reconfiguration Partielle dynamique des FPGA pour les Applications Spatiales
SCEE Team
July 02, 2015
Tweet
Share
More Decks by SCEE Team
See All by SCEE Team
Cédric Marchand - Non-Binary LDPC codes
scee_team
1
390
Marie Chabert - Periodic Non-Uniform Sampling (PNS) for Satellite Communications
scee_team
0
96
Eleftherios Kofidis - Channel Estimation in Filter Bank-based Multicarrier Systems: Fundamentals and Recent Advances
scee_team
0
150
Hamed Ahmadi - Learning, prediction and selection algorithms for opportunistic spectrum access
scee_team
0
58
Arman Farhang - New Waveform Candidates for 5G: Options and Opportunities
scee_team
0
180
Julio Cesar - Novel spectrum sensing schemes for Cognitive Radio Networks
scee_team
0
91
Laurent Martinod - FP7 EMPHATIC project: Airbus D&S current view and study
scee_team
0
130
Vincent Savaux - Pilot-Aided and Blind Equalization in FBMC Modulation for PMR Networks
scee_team
0
130
Laura Melian Gutierrez - Cognitive Radio in HF Communications
scee_team
0
99
Other Decks in Research
See All in Research
新入生向けチュートリアル:文献のサーベイv2
a1da4
9
7.8k
独立成分分析を用いた埋め込み表現の視覚的な理解
momoseoyama
3
770
SSII2024 [SS1] 拡散モデルの今 〜 2024年の研究動向 〜
ssii
PRO
2
1.9k
訓練データ作成のためのCloudCompareを利用した点群の手動ラベリング
kentaitakura
0
930
SSII2024 [TS2] 深層学習に潜むバイアス
ssii
PRO
0
520
機械学習を用いたポケモン対戦選出予測
fufufukakaka
1
570
ヘルプデスクの事例で学ぶAIエージェント
masatoto
11
4.5k
CARA MEMBUKA VIDEO DEWASA DI INDONESIA
bloglangit
0
320
論文紹介 AST: Audio Spectrogram Transformer
kazu07
0
190
Minimum Bayes-Risk Decoding における性能変動の理解に向けて(2024年6月5日 第59回 NLPコロキウム)
atsumoto
0
210
[輪講資料] Text Embeddings by Weakly-Supervised Contrastive Pre-training
hpprc
3
720
機械学習と最適化の融合動的ロットサイズ決定問題を例として
mickey_kubo
2
360
Featured
See All Featured
The Cult of Friendly URLs
andyhume
75
5.9k
Designing Experiences People Love
moore
136
23k
Building a Modern Day E-commerce SEO Strategy
aleyda
25
6.7k
A better future with KSS
kneath
231
17k
Building a Scalable Design System with Sketch
lauravandoore
458
32k
GitHub's CSS Performance
jonrohan
1026
450k
Making Projects Easy
brettharned
111
5.7k
Practical Orchestrator
shlominoach
185
10k
Easily Structure & Communicate Ideas using Wireframe
afnizarnur
189
16k
What’s in a name? Adding method to the madness
productmarketing
PRO
21
2.9k
Unsuck your backbone
ammeep
666
57k
WebSockets: Embracing the real-time Web
robhawkes
59
7.2k
Transcript
RePAS Reconfiguration Partielle dynamique des FPGA pour les Applications Spatiales
Plan • Contexte • Principe de RePAS • Architecture du
système • Démo • Bilan • Questions
Contexte
None
None
None
Circuits physiquement renforcés CHERS ! VIEU X !
Visite à Élancourt au printemps
FPGA Moins chers Possibilité de reconfigurer le satellite à distance
Mais plus sensibles aux radiations !
None
Utiliser les faiblesses des FPGA pour corriger les faiblesses des
FPGA
Projet de nano-satellite de l'association Supsat
Structure d'un FPGA
1) Modification de la valeur d'un registre
2) Modification de la matrice de routage
3) Destruction d'une zone du FPGA
Principe de RePAS
Triplement de la fonction à protéger
None
Resynchronisation
Problème résolu !
Correction des erreurs du 2ème type
Une zone est déconfigurée
Reconfiguration partielle
Lecture d'un bitstream partiel
Lecture d'un bitstream partiel
Problème résolu !
Port ICAP accessible grâce au circuit ICAPE2
Instanciation de l'ICAPE2 en VHDL
Correction des erreurs du 3ème type
Destruction d'une zone
Zone détruite
Activation d'une zone de secours
Multiplexeurs pour la relocalisation de la zone défaillante
Architecture du système
Historique du projet
L'année dernière
Refonte complète de l'architecture
None
Automate de correction d'erreurs
Stockage d'un bitstream dans la mémoire Lecture d'un bitstream
None
DEMO time !
Liaison USB Carte de développement Nexys 4 (avec un Artix
7) PC
Bilan • Système qui corrige les 3 types d'erreurs •
Système qui occupe une place réduite sur le FPGA • Terrain préparé pour la communication avec le reste du satellite
Des questions ?