Upgrade to Pro
— share decks privately, control downloads, hide ads and more …
Speaker Deck
Features
Speaker Deck
PRO
Sign in
Sign up for free
Search
Search
Adrien Thierry - Reconfiguration Partielle dyna...
Search
SCEE Team
July 02, 2015
Research
0
120
Adrien Thierry - Reconfiguration Partielle dynamique des FPGA pour les Applications Spatiales
SCEE Team
July 02, 2015
Tweet
Share
More Decks by SCEE Team
See All by SCEE Team
Cédric Marchand - Non-Binary LDPC codes
scee_team
1
520
Marie Chabert - Periodic Non-Uniform Sampling (PNS) for Satellite Communications
scee_team
0
130
Eleftherios Kofidis - Channel Estimation in Filter Bank-based Multicarrier Systems: Fundamentals and Recent Advances
scee_team
0
170
Hamed Ahmadi - Learning, prediction and selection algorithms for opportunistic spectrum access
scee_team
0
69
Arman Farhang - New Waveform Candidates for 5G: Options and Opportunities
scee_team
0
220
Julio Cesar - Novel spectrum sensing schemes for Cognitive Radio Networks
scee_team
0
110
Laurent Martinod - FP7 EMPHATIC project: Airbus D&S current view and study
scee_team
0
150
Vincent Savaux - Pilot-Aided and Blind Equalization in FBMC Modulation for PMR Networks
scee_team
0
150
Laura Melian Gutierrez - Cognitive Radio in HF Communications
scee_team
0
110
Other Decks in Research
See All in Research
CSP: Self-Supervised Contrastive Spatial Pre-Training for Geospatial-Visual Representations
satai
3
210
Mechanistic Interpretability:解釈可能性研究の新たな潮流
koshiro_aoki
1
300
Towards a More Efficient Reasoning LLM: AIMO2 Solution Summary and Introduction to Fast-Math Models
analokmaus
2
230
言語モデルの内部機序:解析と解釈
eumesy
PRO
49
18k
チャッドローン:LLMによる画像認識を用いた自律型ドローンシステムの開発と実験 / ec75-morisaki
yumulab
1
470
Transparency to sustain open science infrastructure - Printemps Couperin
mlarrieu
1
190
Collaborative Development of Foundation Models at Japanese Academia
odashi
2
560
Type Theory as a Formal Basis of Natural Language Semantics
daikimatsuoka
1
240
引力・斥力を制御可能なランダム部分集合の確率分布
wasyro
0
180
公立高校入試等に対する受入保留アルゴリズム(DA)導入の提言
shunyanoda
0
5.9k
Computational OT #1 - Monge and Kantorovitch
gpeyre
0
190
プロシェアリング白書2025_PROSHARING_REPORT_2025
circulation
1
880
Featured
See All Featured
Large-scale JavaScript Application Architecture
addyosmani
512
110k
We Have a Design System, Now What?
morganepeng
53
7.7k
Stop Working from a Prison Cell
hatefulcrawdad
270
21k
Scaling GitHub
holman
459
140k
個人開発の失敗を避けるイケてる考え方 / tips for indie hackers
panda_program
107
19k
10 Git Anti Patterns You Should be Aware of
lemiorhan
PRO
657
60k
CSS Pre-Processors: Stylus, Less & Sass
bermonpainter
357
30k
Code Review Best Practice
trishagee
69
18k
Practical Orchestrator
shlominoach
188
11k
Responsive Adventures: Dirty Tricks From The Dark Corners of Front-End
smashingmag
252
21k
Evolution of real-time – Irina Nazarova, EuRuKo, 2024
irinanazarova
8
810
Fantastic passwords and where to find them - at NoRuKo
philnash
51
3.3k
Transcript
RePAS Reconfiguration Partielle dynamique des FPGA pour les Applications Spatiales
Plan • Contexte • Principe de RePAS • Architecture du
système • Démo • Bilan • Questions
Contexte
None
None
None
Circuits physiquement renforcés CHERS ! VIEU X !
Visite à Élancourt au printemps
FPGA Moins chers Possibilité de reconfigurer le satellite à distance
Mais plus sensibles aux radiations !
None
Utiliser les faiblesses des FPGA pour corriger les faiblesses des
FPGA
Projet de nano-satellite de l'association Supsat
Structure d'un FPGA
1) Modification de la valeur d'un registre
2) Modification de la matrice de routage
3) Destruction d'une zone du FPGA
Principe de RePAS
Triplement de la fonction à protéger
None
Resynchronisation
Problème résolu !
Correction des erreurs du 2ème type
Une zone est déconfigurée
Reconfiguration partielle
Lecture d'un bitstream partiel
Lecture d'un bitstream partiel
Problème résolu !
Port ICAP accessible grâce au circuit ICAPE2
Instanciation de l'ICAPE2 en VHDL
Correction des erreurs du 3ème type
Destruction d'une zone
Zone détruite
Activation d'une zone de secours
Multiplexeurs pour la relocalisation de la zone défaillante
Architecture du système
Historique du projet
L'année dernière
Refonte complète de l'architecture
None
Automate de correction d'erreurs
Stockage d'un bitstream dans la mémoire Lecture d'un bitstream
None
DEMO time !
Liaison USB Carte de développement Nexys 4 (avec un Artix
7) PC
Bilan • Système qui corrige les 3 types d'erreurs •
Système qui occupe une place réduite sur le FPGA • Terrain préparé pour la communication avec le reste du satellite
Des questions ?